Requested Patent

JP4056262

Title:

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Abstracted Patent

JP4056262

Publication Date:

1992-02-24

Inventor(s):

SANAI SUSUMU

Applicant(s):

MATSUSHITA ELECTRON CORP

Application Number.

JP19900167207 19900625

Priority Number(s):

IPC Classification:

H01L25/065; H01L25/07; H01L25/18; H01L27/00

Equivalents:

ABSTRACT:

PURPOSE:To enable a semiconductor integrated circuit device to be miniaturized and improved in electrical properties by a method wherein two or more semiconductor chips are stacked up on a board.

CONSTITUTION:Semiconductor chips 1, 2, and 3 are stacked up on a thin Au film 10 on a board 4 and bonded, and the chips 1, 2, and 3 are connected to a wiring 6 provided onto the board 4 with bonding wires, and the chips are coated hard with resin 7 except a bonding part on the board. Then, the chip 2 is bonded with an adhesive agent 8, the chip 2 is connected to the wiring 6 provided onto the board 4 through bonding, and a process the same as above is repeated, whereby the chip 3 is connected to the wiring 6 on the board 4. Lastly, the whole body is covered with a resin 9.

THIS PAGE BLANK

19日本国特許庁(JP)

@特許出願公開

四公開特許公報(A) 平4-56262

Sint. Cl. 5

識別記号

庁内整理番号

⑤公開 平成4年(1992)2月24日

H 01 L 25/065

25/07 25/18 27/00

301 C

7514-4M

7638-4M H 01 L 25/08

Z

審査請求 未請求 請求項の数 4 (全2頁)

図発明の名称 半導体集積回路装置

> 204年 頭 平2-167207

顧 平2(1990)6月25日 多出

伊発 明 烘 内 淮

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地

勿出 顧 人 松下電子工業株式会社 四代 理 人

弁理士 小鍜冶 外 2 名

IJ

1、発明の名称 半等体集被回路装置

2. 特許請求の範囲

- ① 半等体のチップを2つ以上程み重ねた多層機 遺を特徴とする半年体集費回路装置。
- ② 著板上に、半導体のチップ。制動の順に被雇 したことを特徴とする請求項①記載の半罪体集 我回路较重。
- CD 茶板上に、半尋体のチップを接着し、前記 チップと高板をポンディングした後に、表面に ハードコート処理を帯板上のポンディング部分 を除いて箆し、この処理の後に、半導体チップ を前記チップ上に接着し、ポンディングを2番 目のチップと葛板間で行い、さらに表面をハー ドコート処理し、チップを接着するという方法 で半導体チップを2つ以上微層した構造を特徴 とする請求項②記載の半導体業額回路装置。
- ④ 半年体チップ上にハードコート処理をした 後、この表面上に金属の疼難を致けた構造であ

る請求項の記載の半導体集費回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は単導体集積回路設置、特にその3次元 の構造に関するものである。

従来の技術

半等体集费回路は通常、基板上に 1 個叉は数 個、半等体チップを配置する2次元構造である。

発明が解決しようとする課題

従来の2次元構造の集積回路装置では、半導体 を多数用いると、機器が大きくなる問題がある。 また半等体と半等体を結ぶ配線の長さによる負荷 等で、後春のスピードが違くなる問題があった。

本発明は、半導体集徴図路装置を用いた装置の 小型化と装置の電気的特性の向上を目的とする。

課題を解決するための手段

半導体のチップを芸板上に2つ以上表み重ねた 構造にし、基板と1番目のチップとポンディング し、さらに2番目。3番目。n番目のチップと基 板をポンディングすることにより構成される3次

元の半導体集積回路装置である。

作用。

多層構造の集積回路装置にすることにより、面 数あたりの集積度が向上し、またチップ間の配線 長が従来より短くなるため、電気特性を向上させ ることができる。

支单例

以下本発明の実施例についてが付集を明の実施例についる。第1回回にの単導体条要を開発を開発を開発を開発した。 2 を表表を表表を表示した。 3 をおおいる。 2 を表示した。 4 を表示した。 5 を表示した。 5 を表示した。 5 を表示した。 5 を表示した。 6 を表示した。 6 を表示した。 7 を表示した。 8 を表示した。 9 を表

は全(Au)の襲を示し、これは、Auのほか、 他の全属等電源器であってもよい。

第2回は半導体集装回路の基板を電無電圧又は アースに接続した実施例である。半導体チップ1 は前記の方法と同様にして、基板4上の配線6に 接続される。制備7でハードコートした後に、 Au又は他の金属による導電薄膜11を設け、半 導体チップ2をこの膜上に接着した後に、配線6 と等電薄膜11とをポンディングする。他の工程 は前記の実施例と同様である。導電薄膜11を設 けることにより、チップ1と同様にチップの基板 を電源またはアースに接続することができる。

この方法を用いることにより、チップを2個以上機関することができる。

またチップ間の結業長が本発明では数mであるのに対し、通常のパッケージされた集被回路では数ca以上と長い。このため、従来と比較して回路の特性が向上した。

以上の実施例より、本発明の半導体兼徴回路装置は、半導体チップを装置することができ、高密

産化を図ることができる。

発明の効果

本発明によると、半導体集製図路装置の面積あたりの集積度が向上するため、機器の小型化が図れる。またチップを装置しているため、チップ間の配線距離が短くなるため、機器の電気的スピードのアップを図ることができる。見かけ上、大チップ(30mul以上)を用いた集積回路装置とほぼ同じ効果がある。


4、図面の簡単な説明

第1回,第2回はそれぞれ本発明の各実施例半導体集積回路装置の断面図である。

1 . 2 . 3 ······ 半導体チップ、4 ······ 書板、5 ······ボンディングワイヤ、6 ······ 善板上の配線、 7 ······樹脂、8 ······· 接着剤、9 ······・樹脂、10 ··· ···· A u の装、11 ·····・・再電車装。

代理人の氏名 弁理士 栗野重孝 ほか1名

第 1 因



第 2 13

